EP0965916 (A:

US6351798 (B

Also published as:

MULTI-PROCESSOR SYSTEM AND ADDRESS SOLUTION METHOD THEREFOR

Publication number: JP2000003341

Publication date:

2000-01-07

Inventor:

AONO FUMIO

Applicant:

NIPPON ELECTRIC CO

Classification:

- international:

G06F9/46; G06F9/46; (IPC1-7): G06F15/16; G06F12/02;

G06F12/06; G06F12/14

- european:


G06F9/46R2

Application number: JP19980166723 19980615 **Priority number(s):** JP19980166723 19980615

Report a data error he

Abstract of JP2000003341

PROBLEM TO BE SOLVED: To secure flexible operation of a multi-processor system and independence at the time of a fault by enabling the memory structure and system structure to be changed in a distributed common memory type multi-processor system. SOLUTION: An address solution table 120 is indexed by a super or dinate part of an address given by a processor and outputs which module of which cell the address concerned corresponds to. A write protection flag 130 specifies whether write is permitted with regard to an access from other cells or not. When an access occurs to its own cell under a state in which the write from the other cell is suppressed. an access exception signal 161 is outputted from an AND circuit 160.



Data supplied from the esp@cenet database - Worldwide

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号 特開2000-3341

(P2000-3341A)

(43)公開日 平成12年1月7日(2000.1.7)

(51) Int.Cl.7		識別記号	F I			テーマコード(参考)
G06F	15/16	370	G06F	15/16	370M	5B017
	12/02	570		12/02	570K	5B045
	12/06	5 3 0		12/06	530D	5B060
	12/14	3 1 0		12/14	3 1 0 M	

審査請求 有 請求項の数11 OL (全 9 頁)


(21)出職番号	特顯平10-166723	(71) 出職人 000004237
		日本電気株式会社
(22)出顧日	平成10年6月15日(1998.6.15)	東京都港区芝五丁目7番1号
		(72)発明者 青野 文雄
		東京都港区芝五丁目7番1号 日本電気株
		式会社内
		(74)代理人 100082935
		弁理士 京本 直樹 (外2名)
		Fターム(参考) 5B017 AA02 BA01 BA04 BB03
		58045 DD01 DD07 JJ33
		5B0G0 AA08 AA13 KA02 KA06

(54) 【発明の名称】 マルチプロセッサシステム及びそのアドレス解決方法

(57)【要約】

【課題】 分散共有メモリ型のマルチブロセッサシステムにおいて、メモリ構成及びシステム構成を変更できるようにして、システムの柔軟な運用及び障害時の独立性を担保する。

【解決手段】 アドレス解決テーブル120は、プロセッサから与えられたアドレスの上位部分により索引され、当該アドレスがいずれのセルのいずれのメモリモジュールに該当するかを出力する。ライト保護フラグ130は、他セルからのアクセスについてライトを許容するか否かを指示する。他セルからのライトが抑止されている状態で自セルにアクセスが発生するとアクセス例外信号161が論理積回路160から出力される。



【特許請求の範囲】

【請求項1】 少なくとも一つのプロセッサ及びメモリ を含むセルを複数有するマルチプロセッサシステムにお

指定されたアドレスがいずれのセルに含まれるメモリを 指すものであるかを判別し、異なるセルに対するライト であれば抑止することを特徴とするマルチプロセッサシ ステム。

【請求項2】 少なくとも一つのプロセッサと、少なく とも一つのメモリモジュールと、前記プロセッサと前記 10 メモリモジュールとの間を接続するセル制御回路とを含 むセルを複数有するマルチプロセッサシステムにおい て、前記セル制御回路は、

複数のエントリから成り、各エントリにおいて対応する アドレスに係るメモリモジュールの存在するセルの番号 を保持するアドレス解決テーブルと、

アクセスの要求されたアドレスによって前記アドレス解 決テーブルを検索してそのアドレスに係るメモリモジュ ールの存在するセルが他のセルであれば当該他のセルに アクセスする手段と、

他のセルからのライトアクセスを許容するか否かを指示 するライト保護フラグと、

他のセルからのアクセスがライトアクセスである場合に おいて、前記ライト保護フラグが他セルからのライトア クセスを許容しない旨を指示していればアクセス例外を 検出する手段とを含むことを特徴とするマルチプロセッ サシステム。

【請求項3】 前記アドレス解決テーブルの各エントリ は、対応するアドレスに係るメモリモジュールのセル内 における識別番号をさらに保持し、

前記セルに含まれるメモリモジュールは前記セル内識別 番号により識別されることを特徴とする請求項2記載の マルチプロセッサシステム。

【請求項4】 前記アドレス解決テーブルの少なくとも 一つのエントリは、対応するアドレスに係るメモリモジ ュールの存在するセルの番号として自分以外のセルの番 号を保持することを特徴とする請求項2記載のマルチプ ロセッサシステム。

【請求項5】 前記ライト保護フラグは、他のセルから のライトアクセスを許容しない旨を指示するよう設定さ 40 テムにおけるアドレス解決方法。 れたことを特徴とする請求項4記載のマルチプロセッサ

【請求項6】 前記ライト保護フラグの設定に拘わら ず、特定のセルからのライトアクセスは許容することを 特徴とする請求項5記載のマルチプロセッサシステム。

【請求項7】 少なくともいずれか2つのセルの前記ア ドレス解決テーブルにおいて少なくとも1つの対応する エントリに同一のセルの番号を設定したことを特徴とす る請求項2記載のマルチプロセッサシステム。

【請求項8】 全てのセルにおける前記アドレス解決テ 50 中配置したシステムと比較して、ローカルなメモリへの

ーブルにおいて全ての対応するエントリに同一のセルの

番号を設定したことを特徴とする請求項2記載のマルチ プロセッサシステム。

【請求項9】 少なくとも一つのプロセッサと、少なく とも一つのメモリモジュールと、前記プロセッサと前記 メモリモジュールとの間を接続するセル制御回路とを含 むセルを複数有するマルチプロセッサシステムにおける 前記セル制御回路であって、

複数のエントリから成り、各エントリにおいて対応する アドレスに係るメモリモジュールの存在するセルの番号 を保持するアドレス解決テーブルと、

アクセスの要求されたアドレスによって前記アドレス解 決テーブルを検索してそのアドレスに係るメモリモジュ ールの存在するセルが他のセルであれば当該他のセルに アクセスする手段と、

他のセルからのライトアクセスを許容するか否かを指示 するライト保護フラグと、

他のセルからのアクセスがライトアクセスである場合に おいて、前記ライト保護フラグが他セルからのライトア 20 クセスを許容しない旨を指示していればアクセス例外を 検出する手段とを含むことを特徴とするセル制御回路。

【請求項10】 前記アドレス解決テーブルの各エント リは、対応するアドレスに係るメモリモジュールのセル 内における識別番号をさらに保持し、

前記セルに含まれるメモリモジュールは前記セル内識別 番号により識別されることを特徴とする請求項9記載の セル制御回路。

【請求項11】 少なくとも一つのプロセッサ及びメモ リを含むセルを複数有するマルチプロセッサシステムに 30 おいて、前記セルの各々は各エントリにおいて対応する アドレスに係るメモリモジュールの存在するセルの番号 を保持するアドレス解決テーブルを含み、

前記アドレス解決テーブルを索引するステップと、

指定されたアクセスが他のセルからライトか否かを判別 するステップと、

前記指定されたアクセスが他セルからのライトであると 判別された場合において、他セルからのライトを許容し ないように設定されていればアクセス例外を検出するス テップとを含むことを特徴とするマルチプロセッサシス

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、マルチプロセッサ システム及びそのアドレス解決方法に関し、特に分散共 有メモリ型アーキテクチャを有するマルチプロセッサシ ステム及びそのアドレス解決方法に関する。

[0002]

【従来の技術】メモリをプロセッサの近傍に分散配置す る分散共有メモリアーキテクチャは、全てのメモリを集

アクセスが高速であるという特徴がある。一方、分散共 有メモリ構成において異なる物理位置にあるメモリを単 一のメモリ空間に編成する場合、メモリアクセスがロー カルなメモリかリモートのメモリかを判別し、リモート である場合には転送を行なう必要が生じる。このために は、アドレスを解決するための何らかの手段(例えば、 アドレス変換テーブル)が必要となる。

【0003】また、典型的な分散共有メモリ構成のシス テムでは、プロセッサ、メモリ、その他コンピュータの 主要構成要素を具備する構成単位(以下、セルとい う。)を複数個実装し、これらセルをネットワークによ って相互接続することにより、大規模システムを構成す る方式が採用されることが多い。この場合、それぞれの 構成単位を切り離して独立したコンピュータとして運転 することが比較的容易に実現できる。このような切り離 しをパーティショニングといい、この場合の切り離され たセルを特にパーティションという。このような構成を 採用すれば、集中メモリ型のシステムよりも大規模シス テムを実現しやすいというメリットがある。

【0004】一方、多数個のプロセッサでメモリを共有 20 する大規模な対象型マルチプロセッサ構成のコンピュー タでは、ソフトウェア上の制約や資源の競合などのため にプロセッサの個数に比例して性能を上げること(スケ ーラビリティの向上)が困難であり、またプロセッサの 数を増やすには物理的限界もある。そのため、複数のコ ンピュータを相互接続して大規模な処理能力を実現する 手段が採用される場合がある。そのようなシステムをク ラスタシステムという。クラスタシステムを構成する個 々の独立したコンピュータを特にノードという。クラス 界の打破のみならず、可用性にすぐれるという利点も有 する。すなわち、複数のコンピュータが独立して動作す ることにより、一箇所で発生した故障やクラッシュがシ ステム全体に波及しにくくなる。そのため、クラスタシ ステムは、高信頼度システムの実現にもしばしば用いら れる。

[0005]

【発明が解決しようとする課題】しかし、上述のクラス タシステムは、同規模の単一コンピュータシステムと比 較してセットアップや管理が複雑となるほか、筐体や相 40 互接続ケーブルなどの付加コストがかかるという問題が ある。このため複数の小型コンピュータを1つの筐体に 入れ、必要な相互接続を筐体内で行なうほか、セットア ップや試験なども済ませて出荷する、いわゆる筺体内ク ラスタシステム (Cluster-In-A-Box) も市場に出始めている。しかし、このような製品も含 め、既存のクラスタシステムではコンピュータの相互接 続にネットワークを使用するため、通信オーバヘッドが 大きく、ノード数の増加に比例した性能向上が困難な場 合がある。

【0006】一方、大規模な単一コンピュータシステム は、処理内容によってはプロセッサの数を増やしても性

能向上効果が得にくい場合があり、また同規模のクラス タシステムと比較して、単一の故障やトラブルがシステ ム全体に波及しやすいという問題がある。

【0007】本発明の目的は、同一の分散共有メモリア ーキテクチャのシステムを、選択的に単一の対象型マル チプロセッサコンピュータとして、または、筐体内クラ スタシステムとして運用できるようにすることで、処理 10 内容に応じて両方式の問題点を解決し、それぞれの利点 を発揮できる柔軟なコンピュータシステムを提供すると とにある。

[0008]

【課題を解決するための手段】上記課題を解決するため に本発明のマルチプロセッサシステムは、少なくとも一 つのプロセッサ及びメモリを含むセルを複数有するマル チプロセッサシステムにおいて、指定されたアドレスが いずれのセルに含まれるメモリを指すものであるかを判 別し、異なるセルに対するライトであれば抑止する。

【0009】本発明の他のマルチプロセッサシステム は、少なくとも一つのプロセッサと、少なくとも一つの メモリモジュールと、前記プロセッサと前記メモリモジ ュールとの間を接続するセル制御回路とを含むセルを複 数有するマルチプロセッサシステムであって、前記セル 制御回路は、複数のエントリから成り、各エントリにお いて対応するアドレスに係るメモリモジュールの存在す るセルの番号を保持するアドレス解決テーブルと、アク セスの要求されたアドレスによって前記アドレス解決テ ーブルを検索してそのアドレスに係るメモリモジュール タシステムを採用することの利点は、システム規模の限 30 の存在するセルが他のセルであれば当該他のセルにアク セスする手段と、他のセルからのライトアクセスを許容 するか否かを指示するライト保護フラグと、他のセルか らのアクセスがライトアクセスである場合において、前 記ライト保護フラグが他セルからのライトアクセスを許 容しない旨を指示していればアクセス例外を検出する手 段とを含む。

> 【0010】本発明の他のマルチプロセッサシステムに おいて、前記アドレス解決テーブルの各エントリは、対 応するアドレスに係るメモリモジュールのセル内におけ る識別番号をさらに保持し、前記セルに含まれるメモリ モジュールは前記セル内識別番号により識別される。

> 【0011】本発明の他のマルチプロセッサシステムに おいて、前記アドレス解決テーブルの少なくとも一つの エントリは、対応するアドレスに係るメモリモジュール の存在するセルの番号として自分以外のセルの番号を保 持する。

> 【0012】本発明の他のマルチプロセッサシステムに おいて、前記ライト保護フラグは、他のセルからのライ トアクセスを許容しない旨を指示するよう設定される。

【0013】本発明の他のマルチプロセッサシステムに

おいて、前記ライト保護フラグの設定に拘わらず、特定 のセルからのライトアクセスは許容する。

【0014】本発明の他のマルチプロセッサシステムに おいて、少なくともいずれか2つのセルの前記アドレス 解決テーブルにおいて少なくとも 1 つの対応するエント リに同一のセルの番号を設定される。

【0015】本発明の他のマルチプロセッサシステムに おいて、全てのセルにおける前記アドレス解決テーブル において全ての対応するエントリに同一のセルの番号を 設定される。

【0016】本発明の他のマルチプロセッサシステムに おけるセル制御回路は、少なくとも一つのプロセッサ と、少なくとも一つのメモリモジュールと、前記プロセ ッサと前記メモリモジュールとの間を接続するセル制御 回路とを含むセルを複数有するマルチプロセッサシステ ムにおける前記セル制御回路であって、複数のエントリ から成り、各エントリにおいて対応するアドレスに係る メモリモジュールの存在するセルの番号を保持するアド レス解決テーブルと、アクセスの要求されたアドレスに よって前記アドレス解決テーブルを検索してそのアドレ 20 スに係るメモリモジュールの存在するセルが他のセルで あれば当該他のセルにアクセスする手段と、他のセルか らのライトアクセスを許容するか否かを指示するライト 保護フラグと、他のセルからのアクセスがライトアクセ スである場合において、前記ライト保護フラグが他セル からのライトアクセスを許容しない旨を指示していれば アクセス例外を検出する手段とを含む。

【0017】本発明の他のマルチプロセッサシステムに おけるセル制御回路において、前記アドレス解決テーブ ルの各エントリは、対応するアドレスに係るメモリモジ 30 ュールのセル内における識別番号をさらに保持し、前記 セルに含まれるメモリモジュールは前記セル内識別番号 により識別される。

【0018】本発明のマルチプロセッサシステムにおけ るアドレス解決方法は、少なくとも一つのプロセッサ及 びメモリを含むセルを複数有するマルチプロセッサシス テムにおいて、前記セルの各々は各エントリにおいて対 応するアドレスに係るメモリモジュールの存在するセル の番号を保持するアドレス解決テーブルを含み、前記ア ドレス解決テーブルを索引するステップと、指定された 40 アクセスが他のセルからライトか否かを判別するステッ プと、前記指定されたアクセスが他セルからのライトで あると判別された場合において、他セルからのライトを 許容しないように設定されていればアクセス例外を検出 するステップとを含む。

[0019]

【発明の実施の形態】次に本発明のマルチプロセッサシ ステムの実施の形態について図面を参照して詳細に説明 する。

【0020】図1を参照すると、本発明のマルチプロセ 50 番号は、システム全体に物理的に付与された番号でもよ

ッサシステムの実施の形態は、複数のセル400をネッ トワーク500により相互接続することにより構成され る。ここで、システムは4つのセル400を有するもの とし、それぞれのセル400はそれぞれ4つのプロセッ サ200、メモリ300、及び、セル制御回路100を 有するものと仮定する。但し、この数はシステムの要求 に応じて任意に設定することができる。

【0021】メモリ300は、各セル400に分散して 存在しており、プロセッサ200から見るとセル内のメ 10 モリと他セルのメモリとでは距離が異なる。すなわち、 アクセス時間が異なる。このような構成は、物理的側面 から分散共有メモリアーキテクチャとよばれ、また時間 的側面から不均一メモリアクセスアーキテクチャと呼ば れる。一方、分散共有メモリ構成であっても、論理的に は全てのメモリを集めて1つの大きな空間としてソフト ウェアに提供することが可能であり、ソフト見えはメモ リが全てのプロセッサから等距離の場所に集中して配置 されているかのように見せることができる。すなわち、 いずれのプロセッサから見てもシステムが同じように見 えるように構成することができる。この意味で、本トポ ロジのシステムも対象型マルチプロセシングコンピュー タの一形態と言える。

【0022】とのような構成をとる情報処理システムに おいては、システム全体を一つの対象型マルチプロセッ サコンピュータとして使用することも可能であり、また 僅かな付加機構を加えることによって複数のより小規模 なコンピュータに分割して使用することも可能である。 【0023】図2を参照すると、各セル内のセル制御回 路100は、アドレスレジスタ110と、アドレス解決 テーブル120と、ライト保護フラグ130と、セル番 号レジスタ141と、アクセス種別レジスタ142と、

比較器150と、論理積回路160とを含む。 【0024】アドレス解決テーブル120は、システム の立ち上げ時に初期設定される。本アドレス解決テーブ ル120により、各セルに分散して存在するメモリ30 0はアドレスが重複しない単一のメモリ空間に構成され る。プロセッサ200が要求したメモリアドレスは、ア ドレス解決テーブル120を索引することにより、どの 物理セルへのアクセスかが判明する。アドレス解決テー ブル120は、複数のエントリを有し、アドレスレジス タ110に保持されたプロセッサ200又はネットワー ク500からのアドレスの中のモジュールアドレス11 1により索引される。各エントリは、有効ビット12 1、セル番号122、及び、セル内モジュール番号12 3を保持する。有効ビット121は、当該エントリが有 効か否かを指示する。例えば、"0"であれば有効では なく、"1"であれば有効であることを意味する。セル 番号122は、当該アドレスに相当するメモリモジュー ルが存在するセルの番号を表示する。ここにいうセルの く、また、例えば自己のセルを"0"で表す等の相対的に付与された番号でもよい。従って、「セルの番号が同一」とは、表現上の同一ではなく実質的に同一のセルを指し示すことを意味する。セル内モジュール番号123は、当該アドレスに相当するメモリモジュールがセル内のいずれのメモリ300であるかを表示する。セル内モジュール番号123とモジュール内アドレスオフセット112とを繋げたものがセル内アドレス191となる。【0025】ライト保護フラグ130は、他のセルからのアクセスがライトであった場合にそのライトを許可す 10るか否かを指示する。例えば、"0"のときは他のセルからのライトを許容するが、"1"のときは他のセルからのライトは許容せずにアクセス例外とする。

【0026】セル番号レジスタ141は、アクセスリクエストを発行したプロセッサ200の存在するセルのセル番号を格納するためのレジスタである。アクセス種別レジスタ142はアクセスリクエストの種別を表す。例えば、"1"の場合にライトを意味するものとする。比較器150は、セル番号レジスタ141の内容とアドレス解決テーブル120から読み出したセル番号122と 20を比較する。論理積回路160は、アドレス解決テーブル120の有効ビット121が有効を示し、アクセス種別がライトであり、ライト保護フラグ130がライトを許容せず、且つ、アドレス解決テーブル120から読み出したセル番号122がセル番号レジスタ141の値と一致しない場合にはアクセス例外発生信号161を出力する。これにより、クラスタ構成におけるノード間の独立性を高め、エラー伝搬を防止することができる。

【0027】次に本発明の実施の形態の動作について図面を参照して説明する。

【0028】図1から図3を参照すると、プロセッサ200からメモリアクセスがあると、モジュールアドレス111によってアドレス解決テーブル120を索引する(ステップS301)。その結果、有効フラグ121が"無効"を示していれば(ステップS302)、当該アクセスは存在しないアドレスにされたものであるとしてアドレス不在例外を発生する。また、他のセルに存在するメモリアドレスであることが判明すると(ステップS303)、ネットワーク500を介して当該他のセルでアクセスが行われる。また、自セルに存在するメモリ 40アドレスであれば、自セル内の該当するメモリモジュールにアクセスする(ステップS303)。

【0029】また、他のセルからアクセスがあった場合、そのアクセスがライトでなければ(ステップS311)自セルの場合と同様に該当するメモリモジュールにアクセスする(ステップS304)。とれに対し、他のセルからのアクセスがライトの場合にはライト保護フラグ130をチェックし(ステップS312)、他のセルからのライトを許容する旨を指示していれば該当するメモリモジュールにアクセスし(ステップS303)他の

セルからのライトを許容しない旨を指示していればアク セス例外を検出する。

【0030】次に、本発明の実施の形態によるメモリ構成例について説明する。

【0031】各ノード#0から#3のアドレス解決テーブル120の設定を図4のようにした場合、図5のメモリ構成が実現される。図5において、実線部分は各ノードに物理的に搭載されたメモリである。ここでは全ノードが同量のメモリを備えると仮定しているが実際は同じでなくて良い。また、縦軸はそれぞれのノードから見たメモリアドレスを示し、全ノードとも0番地から始まる空間を持つと仮定している。なお、図4のテーブルでは第0番地が上に描かれているのに対して、図5では通例に従い第0番地を一番下に置いている。

【0032】このメモリ構成例では、各ノードのモジュールアドレス x 0 から x 2 は、それぞれのノードのローカルメモリにマップされ、互いに独立である(セル固有メモリ)。一方、モジュールアドレス x 3 から x 6 は、各セルのメモリモジュールをアドレスが異なるように組み合わされ、共通のアドレスによる相互アクセスが可能となっている(共有通信エリア)。なお、この構成例では、各ノードの論理アドレス空間の半分以上が共有空間となっているが、これは各セルのメモリを4 モジュール構成と便宜上したためであり、実用的な構成では、共有エリアの固有エリアに対する比率は、本実施例よりも小さくすることができる。

【0033】各ノード#0から#3のアドレス解決テー ブル120の設定を図6のようにした場合、図7のメモ リ構成が実現される。この図7の例では、セル\$0とセ 30 ル\$1が対象型マルチプロセッサ構成の独立したコンピ ュータを構成し、2つで1つのノードとして、セル\$2 (ノード#2)、セル\$3 (ノード#3) とともに3ノ ードのクラスタシステムを構成する。ノード#0におい ては、セル#0の物理メモリ全部とセル\$1のメモリモ ジュール x 0 から x 2 の合計 7 モジュールが、ローカル メモリとしてセル\$0及びセル\$1から共通にアクセス できるように構成されている。セル\$1のモジュールx 3は、クラスタ共有メモリ(通信エリア)としてノード 間で共有されている。セル\$2及びセル\$3のメモリマ ップは、図5のものと本質的に同じであり、共有メモリ に設定している各メモリモジュールx3のアドレスのみ が異なっている。

【0034】この図6の設定の場合、ライト保護フラグ130は、他のクラスタからのライトアクセスを許容するか否かを指示することを意味する。すなわち、セルに跨るライトアクセスであってもノード内ならばライトアクセスを許容することになる。従って、この設定を採用する場合には、特定のセル(同じノードを構成するセル)からのライトアクセスを許容する必要がある。

モリモジュールにアクセスし(ステップS303)他の 50 【0035】各ノード#0から#3のアドレス解決テー

ブル120の設定を図8のようにした場合、図9のメモ リ構成が実現される。との構成例では、ある一つのノー ドにあるメモリのみをノード間で共有する。但し、この **構成の場合は、ライト保護フラグ130は、他のセルか** らのライトを許容する状態に設定しておく必要がある。 これにより、ノード#0に物理的に存在するメモリに全 ノードから書き込めるようになり、これを通信手段とし て使用できる。一方、との場合、ノード#0に障害があ るとノード間通信が一切不能となってシステム全体のダ ウンにつながるおそれもある。従って、メモリのサイズ 10 めの流れ図である。 と通信量とを考慮して選択する必要がある。

【0036】各ノード#0から#3のアドレス解決テー ブル120の設定を図10のようにした場合、図11の メモリ構成が実現される。これは、対象型マルチプロセ ッサを模擬したものである。各ノードのメモリはノード #0からアドレスの順に積み上げられ、全体として16 モジュール分の容量をもつ1つのメモリ空間に再構成さ れる。そして、全ノードから全てのメモリが同じように アクセスされる。

【0037】なお、上述の説明では、アドレス解決手段 20 ためのアドレス解決テーブルの設定例である。 の例としてアドレス変換テーブルを示したが、実際にア クセス源で最小限必要とするのは、セル間アクセスをフ ォワードするために必要なルーティング情報だけであ り、相手セル内のメモリロケーションを特定するのに必 要な情報などは相手セル内など他の場所に持つことも可 能である。

【0038】このように、本発明の実施の形態によれ ば、アドレス解決テーブル120によって当該アドレス がいずれのセルに存在するかを判断し、且つ、ライト保 護フラグ130により他セルからのライトを抑止するか 30 120 アドレス解決テーブル 否かを指定することによって、マルチプロセッサシステ ムにおける種々のメモリ構成を実現するとともに、ある セルの故障による影響を他のセルに波及させないように することができる。

[0039]

【発明の効果】以上の説明で明らかなように、本発明に よると、アクセスしようとするアドレスがいずれのセル に存在するかを判断し、且つ、他セルからのライトを抑 止するモードを設けることによって、種々のメモリ構成 により柔軟にマルチプロセッサシステムを運用すること 40

ができるとともに、セル間の独立性を高めて、あるセル の故障による影響を他のセルに波及させないようにする ことができる。

【図面の簡単な説明】

【図1】本発明のマルチプロセッサシステムの実施の形 態の構成を示すブロック図である。

【図2】本発明の実施の形態におけるセル制御回路の構 成を示す図である。

【図3】本発明の実施の形態における動作を説明するた

【図4】本発明によるメモリ構成の第1の例を実現する ためのアドレス解決テーブルの設定例である。

【図5】本発明によるメモリ構成の第1の例のメモリマ ップを示す図である。

【図6】本発明によるメモリ構成の第2の例を実現する ためのアドレス解決テーブルの設定例である。

【図7】本発明によるメモリ構成の第2の例のメモリマ ップを示す図である。

【図8】本発明によるメモリ構成の第3の例を実現する


【図9】本発明によるメモリ構成の第3の例のメモリマ ップを示す図である。

【図10】本発明によるメモリ構成の第4の例を実現す るためのアドレス解決テーブルの設定例である。


【図11】本発明によるメモリ構成の第4の例のメモリ マップを示す図である。

【符号の説明】

- 100 セル制御回路
- 110 アドレスレジスタ
- - 130 ライト保護フラグ
 - 141 セル番号レジスタ
- 142 アクセス種別レジスタ
- 150 比較器
- 160 論理積回路
- 200 プロセッサ
- 300 メモリ
- 400 セル
- 500 ネットワーク




【図5】



【図6】

0	1	0	0	٥	7	٥	0	٥	1	2	0	٥	1	3	0		
1	-	0	1	1	-	0	1	1	1	2	1	1	1	7	1		
2	7	0	2	2	7	0	2	2	1	2	2	2	1	3	2		
3	1	0	3	3	1	0	3	3	0	-	_	8	0	-	-		
4	1	1	٥	4	1	1	٥	4	0	-	-	4	٥	-	_		
5	1	1	1	5	7	1	1	5	0	-	_	6	0	1	_		
a	1	1	2	8	1	1	2		0	-	-	6	0	1	_		
7	1	1	3	7	1	1	8	7	1	1	3	7	1	1	3		
8	1	2	3	8	1	2	3	8	1	2	3	8	1	2	3		
9	7-	3	3	9	1	3	3	9	1	3	3	9	1	3	3		
Α	0	-	-	A	0	-	_	A	0	-	-	А	0	-			
В	٥	Ι=	-	В	0	-	-	В	0	-	-	В	٥	-	_		
С	0	-	_	C	٥	-	-	c	0	-	-	С	0	-	_		
D	٥	-	_	0	٥		_	ם	o	-	_	D	٥		_		
Ε	0	=	_	E	0	-		E	o	=	_	E	0	-	-		
F	О	ı		F	٥	-	_	F	٥	-	-	F	٥	-	_		
121L\$0 121L\$1									セル\$ 2				セル\$3				
/ード#0									ノード#2					ノード#3			


[図7]



【図8】

0	1	٥	0	٥	1	1	0	٥	1	2	٥	٥	1	3	٥
1	1	٥	1	1	1	1	1	1,	1	2	1	1	1	3	1
2	7	0	2	2	1	1	2	2	1	2	2	2	1	3	2
3	0	-	-	3	1	1	8	3	1	2	3	3	1	3	8
4	1	٥	3	4	1	٥	3	4	1	٥	3	4	1	٥	3
5	٥	-	-	5	٥	-	_	5	0	-	-	6	٥	_	-
6	٥	-	-	8	٥	_	_	e	٥	-	-	6	٥	-	_
7	٥	-	-	7	٥	ı	-	7	0	-	_	7	0	1	-
8	٥	-	_	8	٥	-	_	8	0	-		8	0	-	_
9	٥	1	_	9	٥	-	_	9	٥	-	-	9	٥	_	
Α	٥	-	-	Α	٥	-	-	A	0	-	_	A	0	1	-
В	٥	1	_	8	٥	-	-	В	0	1	-	В	0	-	-
С	٥	ŀ	_	С	٥	_	_	С	0	_	-	C	٥	-	-
D	٥	_	_	0	0	_	-	D	0	-	_	a	٥	_	-
E	٥	ı	-	E	0	ł	-	E	٥	-	-	£	0	-	_
F	0	_	-	F	0	=	_	F	٥	-	1	F	0	-	-
ノード#ロ						1-	F# 1			/ -	F#2			/-I	*#3

[図9]



【図10】

0	1	0	0	0	7	0	0	0	1	٥	0	٥	1	0	٥		
1	1	0	1	1	1	0	1	1	1	٥	1	1	1	O	1		
2	1	0	2	2	1	0	2	2	1	٥	2	2	1	0	2		
3	-	0	3	3	1	٥	8	3	1	٥	3	3	1	0	5		
4	1	1	0	4	1	1	0	4	1	1	٥	4	1	1	٥		
5	÷	1	1	5	1	1	1	5	1	1	1	6	1	1	1		
8	-	1	2	6	1	1	2	6	1	1	2	8	1	1	2		
7	۳	1	3	7	1	-	8	7	1	1	3	7	1	1	8		
8	-	2	0	8	1	N	0	8	1	2	0	8	1	2	0		
9	1	2	1	9	1	2	1	9	1	2	1	9	1	2	1		
A	1	CI.	2	Α	1	2	2	A	1	2	2	A,	1	2	2		
8	1	2	3	В	1	2	83	В	1	2	3	В	1	2	3		
С	1	n	0	c	1	3	0	С	1	3	0	С	1	3	٥		
D	1	9	1	D	1	3	1	D	1	3	1	D	1	3	1		
Ε	1	9	2	Ε	1	G	2	E	1	3	2	E	1	3	2		
F	1	9	3	F	1	3	3	F	1	3	3	F	1	3	3		
/-F#0				ノード#1				J-F#2					JF#3				